総説・解説等

近年，プロセッサの消費電力削減要求の高まりをうけ，システムのタスク処理要求の負荷などに応じて動的にプロセッサのクロック周波数と電源電圧を調節する動的電源電圧変更手法が注目されている．本稿では，既存の動的電源電圧変更手法の拡張として，演算処理と主記憶アクセスの負荷バランスに基づき，プロセッサチップの電源電圧・クロック周波数を最適化し低消費電力化を狙うマイクロプロセッサアーキテクチャを提案する．また，サイクルレベルシミュレーションによりその有効性の評価を行なう．評価結果より，提案する動的電源電圧変更手法を用いることで，わずかに性能が低下するものの，大きな消費エネルギー削減効果が得られることがわかった．This paper describes a method of dynamically throttling processor speed using dynamic voltage scaling (DVS) technique for low power computing. We propose a micro-architecture level mechanism that detects performance imbalance between processor and memory and adjusts processor frequency to redress the imbalance. By the adjustment, the mechanism selects an optimal processor speed among several voltage/frequency setting points and thereby power consumption is reduced. We evaluate power saving and performance degradation for our proposed method by cycle level simulation. The evaluation results reveal that the method has potential to reduce a large portion of energy consumption with negligible performance loss.

近年深刻化しているプロセッサとメモリの性能差の拡大に対処するため，我々はソフトウェアによりデータ入れ替え制御可能なメモリをチップ上に追加することで，柔軟なデータ転送を可能にするアーキテクチャSCIMA (Software Controlled Integrated Memory Architecture) を提案している．また，SCIMA を対象とした" ヒント情報"に基づく自動最適化コンパイラも提案している．本コンパイラは配列の再利用性に着目し，これを" ヒント情報"として与えることで自動的にソフトウェア制御オンチップメモリを用いた最適化を行うことを目的としている．一方，現在組み込み用途を中心としてソフトウェアにより入れ替え制御可能なメモリを備えるプロセッサも数多く存在する．本稿では，このようなプロセッサに対しても本コンパイラが適用可能かどうか，またどのような性能が得られるかについて検討を行う．Recently, performance disparity between processor and main memory is increasing.To remedy performance degradation caused by this problem, a new architecture called SCIMA, which has software controllable integrated memory has been proposed. So far, We have developed"hint-infomation" based automatic optimization compiler for SCIMA. This compiler enables efficient utilization of software controlled memory of SCIMA. At present, there are several embedded processors which have software-controllable on-chip memory in addition to data caches. In this paper, we investigated and evaluated whether our proposing compiler is also applicable for such processors.

近年のプロセッサは消費電力あたりの性能が重要となっている．我々はキャッシュの代替としてオンチップRAMを用い，主記憶・プロセッサ間のデータ転送の最適化を行うことで電力性能を改善することを提案し，その有効性を確認するために実在のプロセッサSH4を利用して評価を行った．その結果，オンチップRAMを適切に使用することでデータ転送を最適化でき，Energy Delay Product (EDP)を最大で約15.2\削減できることがわかった．また，オンチップRAM・主記憶間でDMA転送がサポートされる場合はEDPを約26.3%削減できることがわかった．In recently years, power consumption per performance has become more important. We propose to improve power performance by optimizing data transfer with on-chip RAM which is a substitution of cache. To confirm affectivity of our proposal, we evaluate power consumption with SH4 commercial processor. The evaluation indicates that using on-chip RAM makes data transfer optimal, and the optimization reduces about 15.2% EDP (Energy Delay Product) at the maximum. If SH4's on-chip RAM supports DMA between the on-chip RAM and main memory, it is estimated that the optimization reduces about 26.3% EDP at the maximum.

今後，プロセスの微細化にともないリーク電流が増大し，プロセッサ全体の消費電力おけるリーク電流に由来するスタティック消費電力の割合が大きくなると予測されている．特にキャッシュはプロセッサのスタティック消費電力の多くを占めており，キャッシュにおけるリーク電流の削減は重要な課題である．そのため，近年ではキャッシュのリーク電流削減を目的とした回路的技術やマイクロアーキテクチャの研究が活発に行われている．一方，我々はキャッシュに加えソフトウェア制御可能なメモリをチップ上に搭載し，これを利用した高性能化を図るアーキテクチャSCIMAを提案している．ソフトウェアにより制御されるメモリ上では，将来的にアクセスされる領域とアクセスされない領域を完全に特定できることから，アクセスされない領域を静的消費電力が少ないモードに切り替えておくことで，従来のキャッシュよりも効率的にリーク電流を削減できると考えられる．本論文では，SCIMAのこの特徴を利用したリーク電流削減手法について検討し評価を行った．As semiconductor technology scales down, the static power due to leakage current becomes dominant in the total power dissipation of a microprocessor. Especially, cache memories dissipate a large portion of static power in the processor chip. Therefore, reducing leakage current in cache memories is very important. We have proposed a new processor architecture called SCIMA, which has integrated Software-Controllable Memory (SCM) on the processor chip in addition to the ordinary cache. Because unused part of the SCM can be identified by software, we can effectively reduce a large portion of static power by putting unused SCM part into low leakage mode. In this paper, we propose a leakage current reduction method using SCM, and show preliminary evaluation results.

今後，プロセスの微細化に伴いリーク電流が増大し，プロセッサ全体の消費電力おけるリーク電流に由来するスタティック消費電力の割合が大きくなると予測されている．我々はこれまでに，ソフトウェア制御可能メモリを対象としたスタティック消費電力削減手法を提案している．オンチップ記憶部分の消費エネルギーに関して，ソフトウェア制御オンチップメモリの利用率と，スタティック消費エネルギーの間にトレードオフがあることが分かっている．しかし，オンチップ記憶部分以外における消費エネルギーも考慮すると，最適なソフトウェア制御オンチップメモリの利用率が変ってくることが考えられる．本稿では，この点に着目し，プロセッサ全体の消費エネルギーを最小化することを目的として，消費エネルギーのモデル化を行ったAs semiconductor technology scales down, the static power due to leakage current becomes dominant in the total power dissipation of microprocessors. We have proposed a static power reduction method for Software-Controlled Memory, which cut off the electric power supply of the unused SRAM cells. As for Software-Controlled Memory, there is a trade-off between the execution time and the area which are activated. Good trade-off point may change when energy consumption of other part on microprocessors are considered together. In this paper, we modeled the energy consumption of a microprocessor which has Software-Controlled Memory in order to find minimize the energy consumption of a total chip.

今後，プロセスの微細化に伴いリーク電流が増大し，プロセッサ全体の消費電力おけるリーク電流に由来するスタティック消費電力の割合が大きくなると予測されている．我々はこれまでに，ソフトウェア制御可能メモリを対象としたスタティック消費電力削減手法を提案している．オンチップ記憶部分の消費エネルギーに関して，ソフトウェア制御オンチップメモリの利用率と，スタティック消費エネルギーの間にトレードオフがあることが分かっている．しかし，オンチップ記憶部分以外における消費エネルギーも考慮すると，最適なソフトウェア制御オンチップメモリの利用率が変ってくることが考えられる．本稿では，この点に着目し，プロセッサ全体の消費エネルギーを最小化することを目的として，消費エネルギーのモデル化を行ったAs semiconductor technology scales down, the static power due to leakage current becomes dominant in the total power dissipation of microprocessors. We have proposed a static power reduction method for Software-Controlled Memory, which cut off the electric power supply of the unused SRAM cells. As for Software-Controlled Memory, there is a trade-off between the execution time and the area which are activated. Good trade-off point may change when energy consumption of other part on microprocessors are considered together. In this paper, we modeled the energy consumption of a microprocessor which has Software-Controlled Memory in order to find minimize the energy consumption of a total chip.

今後，プロセスの微細化に伴いリーク電流が増大し，プロセッサ全体の消費電力に占める静的消費電力の割合が大きくなると予測されている．特にキャッシュはプロセッサの静的消費電力の多くを占めており，キャッシュにおけるリーク電流の削減は重要な課題である．そのため，近年ではキャッシュのリーク電流削減を目的とした回路的手法やマイクロアーキテクチャの研究が活発に行なわれている．一方，我々はキャッシュに加えソフトウェア制御可能なメモリをチップ上に搭載し，これを利用した高性能化を図るアーキテクチャSCIMAを提案している．ソフトウェアにより制御されるメモリ上では将来的にアクセスされる領域とアクセスされない領域を完全に特定できることから，アクセスされない領域を静的消費電力が少ないモードに切り替えておくことで，従来のキャッシュよりも効率的にリーク電流を削減できると考えられる．本稿では，SCIMAのこの特徴を利用したリーク電流削減手法について検討し評価を行った．As semiconductor technology scales down, the static power due to leakage current will increase and become dominant in the total power dissipation of microprocessors. Especially, cache memories dissipate a large portion of static power in the processor chip. Therefore, reducing leakage current in cache memories is very important. We have proposed a new processor architecture called SCIMA, which has integrated Software-Controllable Memory (SCM) on the processor chip in addition to the ordinary cache. Because unused part of the SCM can be identified by software, we can effectively reduce a large portion of static power by putting unused SCM part into low leakage mode. In this paper, we propose a leakage current reduction method using SCM, and show preliminary evaluation results.

近年のプロセッサとメモリの性能差の問題に対応するため，従来のキャッシュメモリに加えソフトウェア制御可能なオンチップメモリを搭載するアーキテクチャが提案されている．しかし，ソフトウェア制御可能なオンチップメモリを利用した高性能化では従来のキャッシュでは自動的に行われていたデータ配置や入替え，転送のスケジューリングをプログラマが行わなければならず，アプリケーションの最適化にともなうユーザの負荷が問題となる．そこで本論文では自動最適化コンパイラの1つのアプローチとして，"ヒント情報に基づく自動最適化コンパイラ" を提案する．本コンパイラでは，ソフトウェア制御メモリの制御方法やパラメータなどのアーキテクチャをユーザが意識することなく，配列データの再利用性の有無といったアプリケーションに関する情報のみをヒント情報として与えるだけで最適化を可能にすることを目標としている．本コンパイラを実装しいくつかのアプリケーションに適用した結果，提案手法によりユーザの負荷を大幅に減らせること，および性能評価を通じて従来の方法で最適化したものと同等の性能が得られることが分かった．In order to overcome performance degradation caused by performance disparity between processor and main memory, there have been proposed several new VLSI architectures which have software controlled on-chip memory in addition to the conventional cache. However, users must specify data allocation/replacement on software controlled on-chip memory and data transfer between the on-chip and off-chip memories to achieve higher performance by utilizing on-chip memory. Because such properties are automatically controlled by hardware in conventional caches, a cost of optimization for a program becomes a matter that should be considered. In this paper, we propose an automatic optimizing compiler based on "Optimization Hint Informations". Using proposed compiler, users can optimize programs only providing hint informations for data reusability without any knowledge of architecture details. We evaluate the performance and cost of programming for our compiler using two applications. The results reveal that the proposed compiler can drastically reduce the programmers' burden and achieve high performance.

近年プロセッサとメモリの性能差はますます拡大する方向にあり 特にハイパフォーマンスコンピューティング分野においては、それが性能に与える影響が大きい。そこでこの問題に対する一つの解決策としてソフトウエア制御可能なオンチップメモリを採用するメモリアーキテクチャが提案されている。本稿ではそのようなアーキテクチャの一つである. SCIMAを対象として、これまでに作成したディレクティブベースのコンパイラの紹介を行い、さらに現在検討している自動最適化コンパイラの構想についても述べる。Recently, performance disparity between processor and main memory has increased.Serious performance degradation has often occurred especially in high-performance computing due to the disparity. To solve this problem, a new VLSI architecture called SCIMA has been proposed. SCIMA integrates processor and a part of main memory into a single chip. In this paper, we propose a directive based SCIMA compiler,and present a framework of the optimize compiler for SCIMA to realize automatic optimization using software-controlled On-Chip memory.

近年深刻化しているプロセッサとメモリの性能格差の問題に対応するため，チップ上にソフトウエア制御可能なメモリを搭載することで性能向上を図るメモリアーキテクチャが提案されている．本稿では，そのようなメモリアーキテクチャの一つであるSCIMA (Software Controlled IntegratedMemory Architecture)において，コンパイラによってオンチップメモリを自動的に用いて最適化を行うアルゴリズムについて検討し，初期評価を行った．Recently, performance disparity between processor and main memory is increasing. To remedy performance degradation caused by this problem, a new memory architecture called SCIMA which has software controllable integrated memory has been proposed. SCIMA improves performance using software-contorllable memory. In this paper, we propose an algorithm of automatic optimizing compiler for SCIMA, and present preliminary evaluation of the proposed algorithm.