慶應義塾
121~140件(全243件)

A Perpetuum Mobile 32bit CPU on 65nm SOTB CMOA Technology with Reverse Body Bias Assisted Sleep Mode

著者名
天野 英晴
掲載誌名
誌名IEICE Trans. on Electronics 巻E98-C(号2) 開始ページ153 - 終了ページ162 (出版年(月日)2015年02月)
掲載種別
研究論文(学術雑誌)

A toolchain for Dynamic Function Off-load on CPU-FPGA Platforms

著者名
天野 英晴
掲載誌名
誌名Journal of Information Processing 出版社IPSJ 巻23(号2) 開始ページ153 - 終了ページ162 (出版年(月日)2015年02月)
共著区分
共著
掲載種別
研究論文(学術雑誌)
査読有無
有り

A Co-Processor Design for an Energy Efficient Reconfigurable Accelerator CMA

著者名
#H(/)-#HR
掲載誌名
誌名International Journal of Networking and Computing 巻5(号1) 開始ページ239 - 終了ページ251 (出版年(月日)2015年01月)
共著区分
共著
掲載種別
研究論文(学術雑誌)
査読有無
有り

Accelerator-in-Switch: a framework for tightly couple switching hub and an accelerator with FPGA

著者名
Chiharu Tsuruta, Takahiro Kaneda, Naoki Nishikawa, Hideharu Amano
掲載誌名
誌名International Conference on Filed Programmable Logic and Applications (出版年(月日)2018年09月)
共著区分
共著
掲載種別
研究論文(国際会議プロシーディングス)
査読有無
有り

Implementation of Bitsliced AES Encryption on CUDA-Enabled GPU

著者名
Naoki Nishikawa, Hideharu Amano, Keisuke Iwai
掲載誌名
誌名International Conference on Network and System Security (出版年(月日)2018年08月)
共著区分
共著
掲載種別
研究論文(国際会議プロシーディングス)
査読有無
有り

Optimization of Body Biasing for Variable Pipelined Coarse Grained Reconfigurable Architecture

著者名
天野 英晴
掲載誌名
誌名IEICE Transactions on Information and Systems 巻E10-D(号6) (出版年(月日)2018年08月)
共著区分
共著
掲載種別
研究論文(学術雑誌)
査読有無
有り

低電力再構成アクセラレータの実装と評価

著者名
増山滉一郎、藤田悠、奥原颯、天野 英晴
掲載誌名
誌名電子情報通信学会論文誌 (出版年(月日)2018年06月)
査読有無
有り

Escalator Network for a 3D Chip Stack with Inductive Coupling ThruChip Interface

著者名
Akio Nomura, Yusuke Matsushita, Junichiro Kadomoto, Hiroki Matsutani, Tadahiro Kuroda, Hideharu Amano
掲載誌名
誌名International Journal of Network and Computing 巻Vol.8(号1) 開始ページ124 - 終了ページ139 (出版年(月日)2018年01月)
共著区分
共著
掲載種別
研究論文(学術雑誌)
査読有無
有り

Escalator Network for a 3D Chip Stack with Inductive Coupling ThruChip Interface

著者名
Akio Nomura, Yusuke Matsushita, Junichiro Kadomoto, Hiroki Matsutani, Tadahiro Kuroda, Hideharu Amano
掲載誌名
誌名International Journal of Network and Computing 巻Vol.8(号1) 開始ページ124 - 終了ページ139 (出版年(月日)2018年01月)
共著区分
共著
掲載種別
研究論文(学術雑誌)
査読有無
有り

HiRy: An Advanced Theory on Design of Deadlock-free Adaptive Routing for Arbitary Topologies

著者名
R.Kawano, R.Yasudo, H.Matsutani, M.Koibuchi, H.Amano
掲載誌名
誌名International Conference on Parallel and Distributed Systems (出版年(月日)2017年12月)
共著区分
共著
掲載種別
研究論文(国際会議プロシーディングス)
査読有無
有り

Glidge aware variable pipeline optimization for CGRAs

著者名
天野 英晴
掲載誌名
誌名International Conference on ReConGigurable Computing and FPGAs (出版年(月日)2017年12月)
共著区分
共著
掲載種別
研究論文(国際会議プロシーディングス)
査読有無
有り

Body Bias Domain Partitioning Size Exploration for a Coarse Grained Reconfigurable Accerelator

著者名
Yusuke Matsushita, Hayate Okuhara, Koichiro Masuyama, Yu Fujita, Ryuta Kawano, Hideharu Amano
掲載誌名
誌名IEICE Transactions on Information and Systems 巻E100-D(号12) 開始ページ2828 - 終了ページ2836 (出版年(月日)2017年12月)
掲載種別
研究論文(学術雑誌)
査読有無
有り

The Design and Implementation of Scalable Deep Neural Network Accelerator Core

著者名
R.Sakamoto, R.Takata, J.Isihi, M.Kondo, H.Nakamura, T.Ohkubo, T.Kojima, H.Amano
掲載誌名
誌名IEEE International Symposium on Embedded Multicore/Many-core Systems-on-chip (出版年(月日)2017年09月)
共著区分
共著
掲載種別
研究論文(国際会議プロシーディングス)
査読有無
有り

XYZ-Randomization using TSVs for Low-Latency Energy Efficient 3D-NOCs

著者名
Hiroshi Nakahara, N.V.A.Doan, Ryota Yasudo, Hideharu Amano
掲載誌名
誌名International Symposium on Network-on-Chip (出版年(月日)2017年09月)
共著区分
共著
掲載種別
研究論文(国際会議プロシーディングス)
査読有無
有り

Order/Radix Problem: Towards Low End-to-End Latency Interconnection Networks

著者名
Ryota Yasudo, Michihiro Koibuchi, Koji Nakano, Hiroki Matsutani, Hideharu Amano
掲載誌名
誌名International Conference on Parallel Processing (出版年(月日)2017年08月)
共著区分
共著
掲載種別
研究論文(国際会議プロシーディングス)
査読有無
有り

Performance Evaluation of PEACH3: Field Programmable Gate Array Switch for Tightly Coupled Accelerators

著者名
Takahiro Kaneda, Toshihiro Hanawa, Chiharu Tsuruta, Hideharu Amano
掲載誌名
誌名International Symposium on Highly-Efficient Accelerators and Reconfigurable Technologies (出版年(月日)2017年06月)
掲載種別
研究論文(国際会議プロシーディングス)
査読有無
有り

Acceleration of the aggregation process in a Hall-thruster simulation using Intel FPGA SDK for OpenCL

著者名
Hiroyuki Noda, Ryotaro Sakai, Takaaki Miyajima, Naoyuki Fujita, Hideharu Amano
掲載誌名
誌名Proc. of International Symposium on Highly Efficient Accelerators and Reconfigurable Technologies (HEART2017) (出版年(月日)2017年06月)
共著区分
共著
掲載種別
研究論文(国際会議プロシーディングス)
査読有無
有り

Power Optimization Methodology for Ultra Low Power Microcontroller with Silicon on Thin BOX MOSFET

著者名
天野 英晴
掲載誌名
誌名IEEE Trans. on VLSI Systems 巻25(号4) 開始ページ1578 - 終了ページ1582 (出版年(月日)2017年04月)
共著区分
共著
掲載種別
研究論文(学術雑誌)
査読有無
有り

NAMACHA: A software edevelopment environment for a mutli-chip convolutional network accelerator

著者名
天野 英晴
掲載誌名
誌名CATA2017, (出版年(月日)2017年03月)
共著区分
共著
掲載種別
研究論文(国際会議プロシーディングス)
査読有無
有り

Scalable Networks-on-Chip with Elastic Links Demarcated by Decentralized Routers

著者名
天野 英晴
掲載誌名
誌名IEEE Trans. on Computers 巻66(号4) 開始ページ702 - 終了ページ716 (出版年(月日)2017年03月)
共著区分
共著
掲載種別
研究論文(学術雑誌)
査読有無
有り