[プレスリリース]
CPUとSRAMチップを誘導結合で３次元実装し、システムレベルの動作検証に成功－従来の2次元実装に比べ、チップ間データ通信の消費電力を30分の1、面積を3分の1に低減－

慶應義塾大学(塾長:安西祐一郎/以下、慶應義塾)と株式会社日立製作所(執行役社長:古川一夫/以下、日立)、株式会社ルネサス テクノロジ(会長＆CEO:伊藤達/以下、ルネサス)は共同で、8個の中央演算処理装置(CPUコア)で構成されたマルチコア型LSI(以下、マルチコアLSI)のチップにSRAMチップを積層し、チップの配線で作ったコイルの電磁誘導によってチップ間を無線通信で接続して、システムレベルの動作検証に成功しました。電磁誘導によるチップ間の結合(以下、誘導結合)は、既存のCMOS論理回路の製造プロセスで作製できることや、3層以上の積層にも適用できることから、低コストに有利な次世代の3次元実装技術として注目されています。
今回、システムレベルでの動作検証を行い、ボード上にチップを並べた場合と同等の性能を、30分の1の省電力と3分の1の省スペースの送受信回路によって得られることを確認し、誘導結合による3次元実装の有用性と実用性を実証しました。

プレスリリース全文は、以下をご覧ください。